◇(独家)解读“习主席的文化理念”系列专题  ◇游玩勃隆克沙漠,食宿裕都宾馆  ◇多媒体公关宣传/整合营销  ◇火!2016北京风痕“10+30=1800”网媒炒作推广方案
  您当前的位置:首页 > 外企文化

Cadence实现对PCIe 3.0设计的确认和验证

时间:2013-07-30 17:14:21  来源:中国企业文化传播网  作者:本网编辑 吕松华

本网 全球设计创先企Cadence设计公司(NASDAQ:CDNS)今天宣布推出全新用于PCIe 3.0SpeedBridge® Adapter。它为设计师们提供了一个重要的工具,来验证和确PCI Express (PCIe) 设计一全新适配器在搭配Cadence® Palladium® Verification Computing Platform一起使用,能很容易建立并快速调试基于PCIe设计;它向后兼容基于PCIe 2.01.11.0a设计。用于PCIe 3.0SpeedBridge Adapter在运行生产级软驱动程序和操作系的硅片前境中提供与真世界流量的高速交互,短了上市时间并降低了系统风险

SpeedBridge Adapter设计用于硅片前RTL、及基于PCIeASIC和系统级芯片(SoCs)的集成,并允在真世界工作条件下行系仿真。适配器通过实际ASICSoC件与硬件、驱动程序和用程序开发对经过仿真的PCIe 3.0设计进验证,并可搭配件及测试程序或分析程序一起运行。

 设计师们,需要越来越多地在控制日益增设计性和日益短的上市时间窗口之取得平衡,”Cadence公司负责实现硬件系统验证的公司副Christopher Tice表示。“PCIe 3.0的复程度更高,例如更高的数据传输速率(8GT/S)、向后兼容性要求、和不同的均衡准等。防止代价高昂的重新设计和上市延设计师们在复的真世界条件下、通高保真全速接口行完整的系统验证

用于PCIe 3.0SpeedBridge Adapter已出更多信息,敬请访问 www.cadence.com/products/sd/speedbridge_adapters

最新信息

  本网讯 在德国大众汽车公司曝出排放测试作弊[详细]

推荐信息

中国企业文化传播网 版权所有     京ICP备10039152号-2
郑重声明:本网页面构造与内容设置全部为自主创意,如有模仿或雷同将追究法律责任